ASML in Berlin: Keine Chips, aber Spitzentechnologie für deren Fertigung
19. September 2025
Bis ins zweite Untergeschoss muss man schon hinabsteigen, will man sehen, wo und wie bei ASML in Berlin-Neukölln im Gebäude BER08 Spitzentechnologie für die weltweite Chipproduktion hergestellt wird. Es geht um scheinbar recht banale Bauteile, nämlich um Wafer-Tafeln – auch Wafer Clamps genannt – auf denen die Wafer, also die Siliziumscheiben, während des Lithografieprozesses und der weiteren Verarbeitungsschritte eingespannt sind und transportiert werden.
„Die Dimensionen dieser Clamps müssen extrem genau sein, eine 100%ige Parallelität ist absolute Voraussetzung für eine hohe Ausbeute, ein hohes Yield“, so Thomas Polzer, Geschäftsführer von ASML in Berlin und Leiter der Berlin Factory des Konzerns, gegenüber VDI nachrichten. „Und diese Genauigkeit liegt im Nanometerbereich. Mehr noch. Zur längeren Haltbarkeit dieser besonderen Komponenten in den Chipfabriken ist die Oberfläche der aus einer speziellen Glaskeramik bestehenden Wafer-Tafeln mit Diamant beschichtet. „Dieses Produkt und die entsprechende Fertigungstechnik stammen ebenso wie der Mirror Block für die exakte Positionierung aus unserer Forschung und Entwicklung hier in Berlin und sind weltweite Spitzentechnologie“, schwärmt der Experte.
Der tiefe Keller macht Sinn, erfordert doch die Präzision eine besondere Messtechnik und spezielle Bearbeitungstechnologien, unter anderem Ionenstrahl-Techniken, mit denen kleinste Partikel von den Oberflächen entfernt und so noch genauere Ebenheiten erzeugt werden. Das alles ist sehr schwingungssensitiv, deshalb der tiefgelegene Standort. „Sonst hätten wir typischerweise Gebäudeschwingungen, aber auch Störungsschwingungen aus anderen Bereichen und Fertigungseinheiten, sei es Verkehr oder Sturm.“ Wenn der auch der Fertigung nichts anhaben kann, so hat wohl ein regelrechter Nachfragesturm eingesetzt, und da kommt der Neubau auf dem ehemaligen Berliner Glas-Gelände mit einer Fläche von 5000 m² – darunter 1800 m² Reinraum – gerade recht. Am Donnerstag wurde die Entwicklungs- und Fertigungsstätte u. a. in Anwesenheit des Regierenden Bürgermeisters von Berlin, Kai Wegner, und des ASML-Vorstandmitglieds Wayne Allan eröffnet.
Mehrere Fertigungsstufen in einem Gebäude
In diesem Gebäude sollen alle Fertigungsstufen zusammengefasst werden. „Das bedeutet kurze Wege, wenig Handling, eine Gesamtverantwortung und dass wir schneller, effizienter und mit noch deutlich höherer Qualität produzieren können“, so der Fertigungsleiter. So erstreckt sich der Reinraum über mehrere Etagen, die mit einem neuartigen Transportsystem verbunden sind. Eine Kontaminierung der Werkstücke ist damit ausgeschlossen. Über die – zumindest angestrebten – Fertigungskapazitäten machen die Berliner Unternehmensrepräsentanten keine Angaben.
Noch ist man in der Neuköllner Waldkraiburger Straße im „Einbringungsstadium“ der Fertigungsanlagen, weshalb zwar die Serien-, aber noch keine Volumenproduktion läuft. Doch jede eingebrachte Anlage muss umfangreiche Qualifizierungsprozesse durchlaufen, eher sie für die Produktion freigegeben und ans Netz gehen kann. Das alles sind sehr komplexe Prozesse. Allein für die Herstellung der Wafer-Clamps sind über 250 Produktionsschritte erforderlich, die sich auf eine Gesamtproduktionszeit von über sechs Monaten auswachsen. Dafür sind rund 200 Menschen im Dreischichtbetrieb tätig, darunter auch viele Akademiker, so auch Produktions- und Qualitätsingenieure. Sind die letzten Kontrollen erfolgreich durchlaufen, werden die Komponenten verpackt und ins niederländische ASML-Zentrallager nach Veldhoven in der Nähe von Eindhoven gebracht.
In jeder Lithografieanlage, die dann von ASML weltweit exportiert wird, stecken in der Regel zwei dieser Wafer-Teller, also mindestens zwei Produkte made in Berlin. Aber nicht nur für Neuanlagen laufen die Berliner Fertigungsanlagen, auch für den Ersatzbedarf wird produziert. Erst recht, wenn es so möglich wird, die Ausbeute bei der Chipproduktion, eben die Performance, weiter zu steigern. Doch das geht nur in und mit den Anlagen von ASML selbst. Übrigens – das Vierbuchstaben-Kürzel stand mal für Advanced Semiconductor Manufacturing Lithography, wird heute aber nicht mehr so erklärt. Einer der weltweit führenden Anlagenproduzenten für die Chipproduktion will die vier Buchstaben nicht weiter interpretiert wissen und verhält sich damit eben auch abkürzungserklärungsabstinent.
Übrigens – ein großer Chiphersteller, der kein Kunde von ASML ist, fällt Polzer nicht ein, gibt aber zu, dass TSMC als weltweit wichtigster unabhängiger Auftragsfertiger für Halbleiterprodukte, eben die Taiwan Semiconductor Manufacturing Company, zu den größten Kunden des Konzerns zählt. Auch Intel gilt als Großabnehmer der europäischen Chipmaschinen. So kommt Intel zwar nicht mit einer neuen Chipfabrik nach Deutschland, nimmt aber deutsche Produkte für bessere Chips. Dabei laufen schon weitere Baumaßnahmen – das im Bau befindliche Gebäude BER01 soll 20.000 m² Fläche bieten und im zweiten Quartal 2028 bezugsreif sein.
Evolution geht weiter
Stolz sind die ASM-Listen auf ihre neusten EUV-Lithografiesysteme, wobei das Kürzel für extrem ultraviolettes Licht (EUV) steht, das auch in den sog. NXE- und EXE-Systemen für eine hochauflösende Lithografie genutzt wird und die Massenproduktion ausgereiftester Mikrochips erlaubt. Noch soll es die EUV-Lithografie nur bei ASML geben und Mikrochips mit Licht mit einer Wellenlänge von 13,5 nm – fast im Röntgenbereich – möglich machen.
Mit der EUV-Lithografie sollen sich selbst komplizierteste Schichten auf einen Chip drucken lassen, während die restlichen Schichten mit verschiedenen DUV-Systemen gedruckt werden. Beide Arten von Technologien dürften in den kommenden Jahren parallel genutzt werden.
Massenproduktion von hochmodernen Mikrochips
EXE-Systeme sind die neueste Generation in der EUV-Lithografie, wobei eine hohe numerische Apertur (NA) genutzt wird. Mit einem NA von 0,55 nutzt eine Optik eine neuartige 13,5-nm-EUV-Lichtquelle, um einen höheren Kontrast zu bieten und mit einer Auflösung von nur 8 nm zu drucken.
Die EXE-Plattform wird die Herstellung von Chips in großen Stückzahlen in den Jahren 2025 und 2026 unterstützen und die Skalierung geometrischer Chips bis in das nächste Jahrzehnt ermöglichen. Dazu gehören auch zukünftige fortschrittliche Nodes, beginnend beim 2-nm-Logic-Node, gefolgt von Memory-Nodes mit ähnlicher Dichte. Die Zahl der Prozessschritte lässt sich in der Großserienfertigung reduzieren, was eine deutliche Reduzierung von Fehlern, Kosten und Zykluszeiten bedeutet. Das Innovationskarussell dreht immer schneller, der Wettbewerb will das so.
Ein Beitrag von:
