Die Spielräume bei der Miniaturisierung von Transistoren werden enger. Deshalb richtet sich der Blick seit Jahren auf 2D-Materialien. Diese Schichten bestehen nur aus wenigen Atomlagen und gelten als möglicher Ansatz für weitere Skalierungsschritte.
Doch eine aktuelle Untersuchung der Technischen Universität Wien zeigt: Viele dieser Konzepte stoßen in der Praxis auf ein grundlegendes Problem. Der Engpass liegt nicht im Material selbst, sondern an der Grenzfläche zum Isolator.
Inhaltsverzeichnis
Das Problem mit der Kontaktstelle
Ein Computerchip besteht aus mehr als einem Halbleiter. Damit ein Transistor schaltet, braucht es ein Gate. Diese Elektrode steuert den Stromfluss im aktiven Material. Zwischen Gate und Halbleiter liegt eine Isolatorschicht, meist ein Oxid, das beide elektrisch trennt.
Auf dem Papier wirkt die Kombination aus ultradünnem 2D-Material und dünnem Isolator schlüssig. In realen Strukturen zeigt sich jedoch ein Effekt, der oft unterschätzt wird.
„Was dabei aber oft übersehen wird: Ein 2D-Material allein ergibt noch kein elektronisches Bauteil. Wir brauchen zusätzlich noch eine Isolatorschicht […] Und hier wird die Sache materialwissenschaftlich komplizierter“, erklärt Prof. Mahdi Pourfath.
Der unsichtbare Spalt von 0,14 nm
Der kritische Punkt ist die Kopplung zwischen den Schichten. In vielen Materialkombinationen entsteht keine feste chemische Bindung. Stattdessen wirken Van-der-Waals-Kräfte. Diese sind zu schwach, um die Schichten dicht genug zusammenzuhalten.
Es bleibt ein Spalt von etwa 0,14 nm. Das liegt unterhalb eines Atomdurchmessers. Für die Funktion des Bauteils ist dieser Abstand dennoch entscheidend.
Was bedeutet effektive Oxiddicke (EOT)?
Die effektive Oxiddicke, kurz EOT, beschreibt, wie dick eine Isolatorschicht aus Sicht des elektrischen Feldes wirkt. Entscheidend ist also nicht nur die reale Materialdicke, sondern auch, wie gut das Gate-Feld den Halbleiter tatsächlich erreicht.
Zwischen 2D-Material und Isolator kann ein winziger Spalt entstehen. Dieser wirkt wie eine zusätzliche isolierende Zwischenschicht mit ungünstigen elektrischen Eigenschaften. Dadurch steigt die EOT, obwohl die Struktur geometrisch eigentlich extrem dünn ist.
Die Folgen:
- Das Gate steuert den Kanal schlechter
- Der Transistor schaltet unpräziser
- Leckströme können zunehmen
- Der Energiebedarf steigt
Für moderne Transistoren ist eine möglichst geringe EOT entscheidend. Genau deshalb kann schon ein Spalt von nur 0,14 nm die Vorteile eines 2D-Materials stark abschwächen.
.
Physikalisch betrachtet verhält sich dieser Spalt wie eine zusätzliche isolierende Zwischenschicht mit geringer Dielektrizitätskonstante. Die effektive Oxiddicke (EOT) steigt. Dadurch verliert das Gate an Kontrolle über den Kanal. Der Transistor schaltet unpräziser, Leckströme nehmen zu und der Energiebedarf steigt.
Prof. Tibor Grasser formuliert die Herausforderung: „Ganz egal, wie gut die Eigenschaften der beiden Materialien auch sein mögen, der Spalt ist der limitierende Faktor. Solange er da ist, sind der Miniaturisierung der Bauteile ganz prinzipiell Grenzen gesetzt.“
Warum viele 2D-Ansätze ins Leere laufen
Der Effekt betrifft nicht nur einzelne Materialsysteme. Er wirkt grundsätzlich gegen die weitere Skalierung:
- eingeschränkte Gate-Kontrolle über den Kanal
- erhöhte effektive Oxiddicke trotz dünner Schichten
- steigende Leckströme
- schlechteres Schaltverhalten
Viele Studien bewerten das Material, aber nicht das Bauteil als Ganzes. Gute elektronische Eigenschaften im isolierten 2D-Material reichen nicht aus, wenn die Grenzfläche nicht mitspielt.
Warum entsteht der Spalt zwischen 2D-Material und Isolator?
In vielen 2D-Materialsystemen entsteht keine feste chemische Bindung zwischen Halbleiter und Isolator. Stattdessen halten sogenannte Van-der-Waals-Kräfte die Schichten zusammen. Diese sind deutlich schwächer als kovalente oder ionische Bindungen.
Der Unterschied ist entscheidend: Während chemische Bindungen Atome eng miteinander verknüpfen, führen Van-der-Waals-Kräfte nur zu einer lockeren Anziehung. Die Schichten „liegen“ eher aufeinander, statt sich fest zu verbinden.
Das hat eine direkte Folge:
- Es bleibt ein minimaler Abstand zwischen den Schichten
- Dieser sogenannte Van-der-Waals-Spalt liegt im Bereich von Bruchteilen eines Nanometers
- Die elektrische Kopplung zwischen Gate und Halbleiter verschlechtert sich
Für klassische Halbleiter mit starken Bindungen spielt dieser Effekt kaum eine Rolle. Bei 2D-Materialien wird er jedoch zum limitierenden Faktor.
.
Die Folgen für die Industrie
Für Chip-Hersteller ist das mehr als ein Laborbefund. Wer ausschließlich auf neue 2D-Materialien setzt, läuft Gefahr, zentrale Randbedingungen zu übersehen.
Die Ergebnisse zeigen:
- Die Grenzfläche wird zum entscheidenden Bauteilparameter
- Materialwahl und Integration lassen sich nicht mehr trennen
- Ein Teil der bisherigen Ansätze dürfte sich kaum industrialisieren lassen
Damit verschiebt sich der Fokus in der Entwicklung. Entscheidend ist nicht das beste Einzelmaterial, sondern wie gut sich Halbleiter und Isolator koppeln lassen.
Ausweg: Reißverschluss-Materialien
Ein möglicher Ansatz sind sogenannte „Zipper Materials“. Hier werden Halbleiter und Isolator nicht einfach übereinandergelegt, sondern strukturell aufeinander abgestimmt.
- Strukturelle Verzahnung: Die Materialien greifen auf atomarer Ebene ineinander
- Chemisch gekoppelte Grenzflächen: stärkere elektronische Wechselwirkung statt rein physikalischer Anziehung
- Minimierter Abstand: der kritische Spalt wird reduziert oder vermieden
Wichtig: Diese Konzepte stehen noch am Anfang. Geeignete Materialsysteme sind begrenzt, und die Integration in bestehende Fertigungsprozesse ist offen.
Gleichzeitig liefern die Methoden der TU Wien ein Werkzeug, um ungeeignete Kombinationen früh auszuschließen. Das spart Entwicklungszeit und reduziert Investitionsrisiken.
„[…] wenn man sich nur auf die 2D-Materialien konzentriert, ohne die unvermeidlichen Isolatoren von Anfang an mitzuplanen, dann kann es passieren, dass man viele Milliarden auf ein Pferd setzt, das keine Beine hat“, warnt Grasser.
Ein Beitrag von:
