Si-Wafer und Kupfer bestimmen die Chip-Zukunft

Mit dem Übergang von 200 mm auf 300 mm Durchmesser bei Siliziumscheiben (Wafer) sowie Kupfer als Verdrahtungsmaterial hofft die Halbleiterbranche, die kommenden Herausforderungen meistern zu können.

Nach der Roadmap der Sematech, einer Vereinigung amerikanischer Halbleiterfirmen mit europäischer Beteiligung, ist mit dem Übergang von 256-Megabit-Speichern auf 1 Gigabit im Jahr 2001 auch eine Vergrößerung der Siliziumscheiben von 200 auf 300 mm Durchmesser verbunden. Und ab dem Jahr 2009 ist der nächste Sprung auf 450 mm zu erwarten, um dann den 64-Gigabit-Chip wirtschaftlich fertigen zu können.
Einer der wesentlichen Gründe für den Umstieg auf größere Scheiben ist die erzielbare Steigerung der Ausbeute eines Fertigungsloses bzw. eine höhere Wirtschaftlichkeit. Allerdings ist damit auch in eine völlig neue Fabrik zu investieren, denn alle bisherigen Anlagenkomponenten sind auf 200 mm begrenzt. Dennoch, solche Investitionen in der Größenordnung von knapp zwei Milliarden Dollar rechnen sich.
Ein Ausblick auf die nächsten zehn Jahre zeigt, daß einige der Produktivitätsfaktoren wie beispielsweise die Ausbeute, ausgereizt sind. „Verkleinerte Strukturen sind weiter möglich, wenn die Herausforderungen der Lithographie gelöst werden können. Doch selbst wenn man von Geräteherstellern fordert, den Durchsatz bei nur gering erhöhten Kosten zu verdoppeln, ist über die nächsten Jahre nur ein Faktor 3 zu erreichen. Nur die Einführung größerer Scheiben wird den Produktivitätfortschritt in der Halbleiterindustrie den Faktoren in den letzten Jahren wenigstens annähern. Der Sprung von 200 mm auf 300 mm Scheibendurchmesser ist dazu der einzige Weg“, stellte Dr. Andreas von Zitzewitz, Chief Operating Officer von Infineon Technologies, anläßlich der Semicon Europa Mitte April in München fest. „Wer heute als Halbleiterhersteller noch in 200-mm-Technologien investiert, investiert in die Vergangenheit“, so Zitzewitz.
Der Produktivitätsschub errechnet sich zunächst aus der um mehr als 100 % gesteigerten Siliziumfläche (706 gegenüber 314 cm2) plus einer besseren Ausnutzung der Randbereiche. Eine Chipfabrik, die mit diesen großen Siliziumscheiben arbeitet, kann daher theoretisch den 2,5fachen Ausstoß erzielen. Die Wirtschaftlichkeit dieses Technologiesprunges ist also offensichtlich, Infineon beispielsweise rechnet mit Kostensenkungen um 30 %.
Die zweite treibende Kraft zu höheren Scheibendurchmessern ist der anhaltende Trend zu größeren Chips, womit weniger Einheiten pro Scheibe durch die Fertigungsprozesse laufen. So verdreifacht sich die Chipfläche bei den Speichern zwischen den Jahren 2001 und 2012 von knapp 500 mm2 auf rund 1600 mm2, eine Folge der drastisch ansteigenden Zahl von Transistoren. Der Flächenzuwachs läßt sich dabei nicht voll durch kleinere Strukturen der einzelnen Transistoren kompensieren. Um eine Mindestanzahl von funktionsfähigen Chips in einem Durchgang produzieren zu können, sind daher größere Scheiben vonnöten.
Die auf die Hersteller zukommenden Investitionen in neue Anlagen sind jedoch so hoch, daß Kooperationen eingegangen werden müssen. Auch die öffentliche Hand unterstützt finanziell solche High-Tech-Projekte wie die Kooperation von Infineon und Motorola in Dresden mit der Bezeichnung „Semiconductor 300“. Die Beteiligten gehen von Forschungs- und Entwicklungskosten in der Größenordnung von 1 Mrd. DM und zusätzlichen Investitionen um 450 Mio. DM aus. Das Land Sachsen und das Forschungsministerium schießen etwa 600 Mio. DM hinzu.
Neben der Scheibengröße wird auch die Frage nach dem geeignetsten Verdrahtungsmaterial für die Einzeltransitoren auf einem Chip immer wichtiger. Aluminium war lange Zeit das Standardmaterial für die Metallisierung der Chips, also der elektrischen Verbindungstechnik für die einzelnen Transistoren. Kupfer ist zwar der bessere elektrische und thermische Leiter, seine Nutzung in der Halbleiter-Fertigung erwies sich jedoch als schwieriger. Der Übergang auf Kupfer führt zu einer Reduzierung der Signallaufzeiten um den Faktor 6. Allerdings werden die Herstellprozesse schwieriger, denn Kupfer oxidiert schnell und diese Oxidschicht, bekannt auch als Grünspan, ist gegenüber dem Isolator Aluminiumoxid sehr aggressiv, besonders in direktem Kontakt mit dem Basismaterial Silizium.
IBM hat bereits im letzten Jahr Standard-Prozessoren mit Kupferverdrahtung vorgestellt. „Der PowerPC 750 wurde ursprünglich in einer CMOS-Technologie mit Aluminium-Metallisierung für eine maximale Taktrate von 300 MHz entwickelt. Durch die Verwendung von Kupfermetallisierung, für das ansonsten gleiche Design, erzielten wir eine Taktrate von 400 MHz, eine Leistungssteigerung um 33 %“, so Ron Tessitore, Entwicklungsleiter Mikrocontroller bei IBM.
Die Kupferverdrahtung wird nun jedoch auf eine breitere Basis gestellt. Bereits Ende letzten Jahres lizenzierte die US-Firma Novellus die IBM-Technologie und ging damit an den Markt. Auf der Semicon kündigte nun auch Applied Materials eine geschlossene Prozeßlinie für Kupfer an. „Die Halbleiterindustrie steht vor einem großen Umschwung durch den Übergang von Aluminium auf Kupfer. Werden mit Verarbeitungsanlagen für Aluminium in diesem Jahr rund 3,3 Mrd. Dollar und mit Kupfer nur 700 Mio. Dollar Umsatz gemacht, so werden sich im Jahr 2003 diese beiden Technologien einen Markt von 8 Mrd. Dollar teilen“, erwartet David N. K. Wang, Senior Vice President bei Applied Materials. Alle Verarbeitungsmaschinen für Kupfer habe man im Hause, außer dem Lithografiesystem, das von ASML komme.
Einer der wesentlichen Vorteile von Kupfer sei die Reduzierung von Verdrahtungsebenen. „Wenn wir zum 1-GHz-Prozessor kommen, wären mit Aluminim vierzehn Ebenen erforderlich, mit Kupfer kommt man auf acht“, so Wang. „Kupfer kann Moores Law in die Zukunft projizieren“.
Doch nicht nur die Verdrahtung, auch die interne Isolation der einzelnen Transistoren wirft auf dem Weg zu 100-nm-Strukturen Probleme auf. Bislang hat man sich mehr auf die Verkleinerung der lateralen Strukturen beschränkt, da sie recht einfach durch die Fortschritte in der Lithografietechnik realisierbar sind. Zukünftige Verkleinerungen der Transistorzellen müssen auch die vertikalen Dimensionen berücksichtigen, und das könnte ein limitierender Faktor werden. Hinzu kommen fundamentale physikalische Begrenzungen bei Strukturen um und unterhalb 100 nm wie quantenmechanische Tunneleffekte, die durch Techniken wie Silizium auf Isolatoren (SOI – Silicon on Insulators) aufzufangen sind. Zudem weisen SOI-Technologien geringere schädliche Effekte (Kapazität) auf, so daß höhere Schaltgeschwindigkeiten in der Größenordnung 30 % möglich sind.
An SOI wird u.a. bei IBM gearbeitet. Auf der Semicon Europa konnte sich die junge französische Firma Soitec mit dem Semi-Award jedoch einen Achtungserfolg sichern. Laut Semi-President Stan Myers werde dieser Award für herausragende Innovationen vergeben, und Soitec habe eine komplexe Technologie von der Forschung in die Anwendung überführt. „SOI ist das Turbo Silizium des Jahres 2000 und danach, und wir wollen mit unserer neuen Fab für Partner wie Motorola oder IBM in zwei Jahren eine Million Wafer jährlich produzieren“, so Chief Technology Officer Michel Bruel. Europe hat offensichtlich den Anschluß doch nicht ganz verloren.
ACHIM SCHARF
Kupfer wird in Zukunft eine wichtige Rolle als Verdrahtungsmaterial auf Chips spielen. Erste Fertigungsanlagen werden auch in Europa bereits getestet.