Datenmenge für Fotomasken explodiert

Stetig schrumpfende Strukturen auf den Chips bringen nicht nur für die Fertigungstechnologie neue Herausforderungen, auch die Hersteller von Software für den Chipentwurf müssen mit immer neuen Herausforderungen leben: Bei Strukturen im Nanometerbereich naht der Tag, an dem Chips mit Milliarden von Transistoren entworfen, verifiziert und an die Chipfertigung übergeben werden wollen. Tim Burks vom Tool-Hersteller Magma Design Automation: „Wir müssen uns schon im Design-Prozess eines neuen Chips künftig mit der Halbleiterphysik beschäftigen, wir müssen die Fertigungsprozesse berücksichtigen und wir müssen generell die Komplexität solcher riesigen Chipsysteme beherrschen.“
In einer Podiumsdiskussion zum Nanometer-Chip-Design im kalifornischen Monterey, bekam Burks hier Unterstützung von seinem Kollegen Ted Vucurewich vom Design-Marktführer Cadence: „In solchen Chips macht allein die Verdrahtung 70 % der Verzögerungszeiten aus“, nennt er nur eines der Beispiele, wo die Halbleiterphysik das Augenmerk der Designer erfordert. Auch das Übersprechen zwischen den verschiedenen Lagen der Verdrahtung – Vucurewich geht von bis zu neun Layern aus – wird zum Problem, ganz zu schweigen von der Analyse der Verlustleistung, die sich bei hohen Transistorzahlen ebenfalls schnell zum Hemmschuh auswachsen kann.
Doch nicht nur die Halbleiterphysik bereitet den Herstellern von Design-Systemen für die Chipindustrie Kopfzerbrechen, auch in der Herstellung der Chips setzt die Physik Grenzen, die nur mit Tricks zu überwinden sind. Hier werden vor allem die Fotomasken, die zur Belichtung der Chipstrukturen dienen, zum kritischen Teil des Herstellprozesses. „Die Verdrahtung, die wir im Entwurf zeichnen, ist nicht die Verdrahtung, die wir nachher auf dem Chip bekommen“, umreißt Burks das Problem. Schon heute sind die zu belichtenden Strukturen auf modernen Chips kleiner als die Wellenlänge des zur Belichtung verwendeten Lichts und diese Lücke wird in Zukunft noch größer werden. Damit bei den unweigerlich auftretenden Beugungserscheinungen überhaupt noch Ähnlichkeit zwischen den Masken- und Chipstrukturen besteht, arbeitet die Industrie mit Verfahren, die Beugungseffekte bereits im Vorfeld berücksichtigen, ja sie sogar aktiv ausnutzen. Mit der so genannten Optical Proximity Correction (OPC) werden die Strukturen auf der Maske so verändert, dass erst durch die Beugungseffekte die gewünschte Struktur auf dem Chip entsteht. Das Ausnutzen von Phasenverschiebungen in den Phase-Shift-Masks (PSM) lässt noch kleinere Strukturen auf den Chips zu.
Der Effekt für die Designer: Statt einfacher Polygone müssen komplexe geometrische Strukturen erzeugt werden (s. Grafik), die die Datenmengen in den Softwarepaketen stark ansteigen lassen. Anton Domic von Synopsys bringt es auf den Punkt: „Die Zahl der Polygone in solchen Nanometer-Designs explodiert förmlich.“
Design-Herausforderungen jenseits der 100-nm-Schwelle waren naturgemäß auch eines der Kernthemen auf der 40. Design Automation Conference Anfang Juni in Anaheim. Das Gipfeltreffen der Electronic-Design-Automation(EDA)-Industrie ist das traditionelle Forum für neue Trends im Chipdesign und für die Diskussion zwischen den Halbleiterherstellern und ihren Zulieferern in Sachen Entwurfswerkzeuge.
Mit Robin Saxby, Chairman des Prozessor-Entwicklers ARM, hatte diesmal ein EDA-Anwender die Eröffnungsrede der Konferenz übernommen. Saxby erwartet die ersten Asics mit 1 Mrd. Transitoren bei Strukturgrößen kleiner 100 nm im Jahr 2007. Besonders kritisch sei, dass zwar einerseits die verfügbare Komplexität solcher Chipsysteme wachse, andererseits die Ansprüche der Industrie an schnelle Entwicklungszeiten ebenfalls steigen würden. Um diesen Widerspruch aufzulösen müssten dringend Brücken gebaut werden: „Wir müssen die Systementwicklung, das Chipdesign und die Softwareentwicklung wesentlich stärker vernetzen.“ Hierzu sei auch eine verstärkte Kooperation unter den Anbietern von Design-Tools notwendig. Die hohen Entwicklungskosten, die mit der wachsenden Komplexität einhergehen, würden zudem das Thema Wiederverwendbarkeit von Schaltungsteilen immer neu auf die Tagesordnung setzen.
Von der technischen Seite ist für Saxpy das Thema Energiemanagement im Zusammenhang mit den großen Systemchips von größter Bedeutung. „Die Minimierung der Verlustleistung ist beim Systemdesign ein kritischer Punkt, denn der Verbraucher möchte mobile Anwendungen mit langer Batterielebensdauer.“ J. D. BILLERBECK