Halbleiter 04.06.2004, 18:31 Uhr

An der Schwelle zum Tera-Computing

VDI nachrichten, San Francisco, 4. 6. 04 -Weltweit wachsen die Datenberge, aber Informationen aus den gespeicherten Bytes zu ziehen, wird immer schwieriger. Für Intels Cheftechnologen Pat Gelsinger ergeben sich daraus entscheidende Herausforderungen für die Prozessorarchitekturen der Zukunft.

Wir sind von Daten umgeben“, beschreibt Intel-CTO Pat Gelsinger die derzeitige Herausforderung für die IT-Industrie, „aber es wird immer schwieriger, aus diesen Daten auch Informationen herauszufiltern.“ Längst erreichen die Datenberge die Grenzen des menschlichen Vorstellungsvermögens, aber auch des Zahlenraumes: Bis 1024 (Yotta) reicht die Benennung, und mit den 17 Exabytes (1018), die laut Gelsinger z. B. dem Datenvolumen der weltweiten Telefonanrufe eines Jahres entsprechen, ist man von dieser Größenordnung nicht mehr weit entfernt. Hard- und Software stehen damit für Gelsinger vor einem neuen Leistungssprung, der Schwelle zum Tera-Computing.
Drei Basisaufgaben sind es, die Gelsinger zur sinnvollen Nutzung der Datenberge definiert: Recognition, Mining, Synthesis, kurz RMS. Im Deutschen: erkennen, suchen, erzeugen. Die Erkennung von Mustern und Strukturen in Daten hilft laut Gelsinger z. B. bei der Identifizierung von Terroristen oder der Auswertung von Röntgenbildern. Suchen heißt für ihn, Datenberge nach wichtigen Informationen zu durchforsten. „Wie die heimische Fotosammlung im Schuhkarton – da steckt auch viel Interessantes drin, das aber praktisch nicht nutzbar ist.“ Und mit der Synthese meint er neue Dimensionen in der Visualisierung von Daten.
Gelsinger wäre nicht Cheftechnologe des weltgrößten Prozessorherstellers, wenn er diese Aufgaben nicht an den Leistungsdaten der Produkte seines Hauses misst. Und da muss er feststellen, dass trotz aller stetigen Verbesserungen immer neue Grenzen auftauchen. „Schon der unerfreuliche, exponentielle Zuwachs der Verlustleistung bei höheren Taktfrequenzen und wachsenden Transistorzahlen setzt uns Grenzen. Denn wir können das nicht in gleichem Maße durch Senkung der Betriebsspannungen ausgleichen.“
Bisher hat Intel vor allem die Taktfrequenz seiner Prozessoren erhöht, um immer schneller immer größere Datenmengen zu verarbeiten. Gleichzeitig wurden Architekturelemente der Mainframe- und Minicomputerwelt in die Prozessoren eingearbeitet. Aber, so Gelsinger, „jetzt haben wir den Punkt erreicht, wo uns die Ideen ausgehen. Wir haben alles in Silizium realisiert, was es einst in den Mainframes gab. Jetzt müssen wir Anleihen bei den Supercomputern machen.“
Beispiel Speicherzugriffe: Musste ein 486er-Prozessor noch 10 Taktzyklen warten, bis Daten aus dem Speicher zur Verfügung standen, so ist der schnelle Pentium 4 dabei gleich zu 220 Takten Untätigkeit verurteilt. Und die Verzögerungszeiten der Signale auf den Chips summieren sich auch schon auf 15 Taktzyklen. All das lässt das Wachstum bei der Taktfrequenz in Zukunft deutlich langsamer werden.
Das Mooresche Gesetzt werde zwar weiter gelten, dass alle 18 Monate die Zahl der Transistoren pro Chip verdoppelt werde, aber die Performance dieser immer größeren Chips skaliert nicht mehr im gleichen Maße. „Wir brauchen einen fundamentalen Paradigmenwechsel bei den Chiparchitekturen“, resümiert der Intel-Manager.
Und eine Fülle an Ideen, wie diese Architekturen aussehen können, hat er auch parat: So will er z. B. die Wartezeit bei Speicherzugriffen sinnvoll nutzen. „Mit so genannten Helper-Threads können wir vorbereitende Aufgaben in einem Programm in diese Wartezeiten legen.“ So können z. B. vorbereitende Berechnungen für Sprünge und Zugriff auf Pufferspeicher als Helper-Threads ausgeführt werden und so nicht nur den Programmablauf beschleunigen, sondern auch sinnlose Puffer-Zugriffe minimieren. Voraussetzung dafür: Die Übersetzerprogramme, die Compiler, müssen in der Lage sein, solche Routinen im Programmablauf zu erkennen und zu realisieren.
Und für die Zukunft, die er als Ära des „Tera-Computing“ bezeichnet, prognostiziert Gelsinger konfigurierbare Hardware mit mehreren Prozessorkernen und programmierbarer Logik auf einem Chip. „Anpassbar, skalierbar und rekonfigurierbar, das sind die Anforderungen, die wir künftig an unsere Hardware stellen werden“, meint Intels Cheftechniker. Auf diese Weise könne ein und dieselbe Schaltung z. B. sowohl als spezialisierter Dekoder arbeiten, aber auch in einem drahtlosen Netzwerk für hohen Datendurchsatz sorgen, je nach Bedarf.jdb

  • Jens D. Billerbeck

    Jens D. Billerbeck

Themen im Artikel

Stellenangebote im Bereich Elektrotechnik, Elektronik

B. Braun Melsungen AG-Firmenlogo
B. Braun Melsungen AG Abteilungsleitung Technik, Gebäude und Anlagen (TGA) (m/w/d) Bad Arolsen
Deutsche Rentenversicherung Bund-Firmenlogo
Deutsche Rentenversicherung Bund Elektroingenieur (m/w/d) Bereich Schwachstrom Berlin
AGCO GmbH-Firmenlogo
AGCO GmbH Systemingenieur (m/w/d) Software Marktoberdorf
RAYLASE GmbH-Firmenlogo
RAYLASE GmbH Projektleiter/-in Kunden- und Entwicklungsprojekte (m/w/d) Weßling
Netzgesellschaft Frankfurt (Oder) mbH-Firmenlogo
Netzgesellschaft Frankfurt (Oder) mbH Netzingenieur Strom (m/w/d) Frankfurt (Oder)
Porsche AG-Firmenlogo
Porsche AG Spezialist (m/w/d) Display-Systeme Weissach
Lauer & Weiss GmbH-Firmenlogo
Lauer & Weiss GmbH Entwicklungsingenieur (m/w/d) modellbasierte Softwareentwicklung Fellbach bei Stuttgart
Lauer & Weiss GmbH-Firmenlogo
Lauer & Weiss GmbH Mitarbeiter Elektrik Musterbau (m/w/d) im Bereich Automotive Fellbach bei Stuttgart
Lauer & Weiss GmbH-Firmenlogo
Lauer & Weiss GmbH Entwicklungsingenieur (m/w/d) Embedded Softwareim Bereich Automotive Fellbach bei Stuttgart
Lauer & Weiss GmbH-Firmenlogo
Lauer & Weiss GmbH Automotive System Engineer (m/w/d) Fellbach bei Stuttgart

Alle Elektrotechnik, Elektronik Jobs

Top 5 Mikroelekt…

Zu unseren Newslettern anmelden

Das Wichtigste immer im Blick: Mit unseren beiden Newslettern verpassen Sie keine News mehr aus der schönen neuen Technikwelt und erhalten Karrieretipps rund um Jobsuche & Bewerbung. Sie begeistert ein Thema mehr als das andere? Dann wählen Sie einfach Ihren kostenfreien Favoriten.