Siliziumtechnologie ist auf dem Weg zu 100-nm-Chips
Nach mehr als 30 Jahren kommt die Silizium-Cmos-Technologie an ihre Grenzen. Statt neue Basismaterialien kostspielig auf breiter Front einzuführen, suchen die Technologen nach Wegen, das ihnen bestens bekannte Silizium in neue Leistungsbereiche zu führen.
In den heute kommerziell erhältlichen PC-Prozessoren der oberen Leistungsklasse arbeiten bereits rund 10 Mio. Transistoren die Befehle ab schon in wenigen Jahren werden die integrierten Schaltkreise 500 Mio. Transistoren enthalten und die Leiterbahnen, die sie auf dem Chip verbinden, Längen von rund 10 km aufweisen. Damit sind die Grenzen der Silizium-Mikroelektronik zwar noch nicht ausgereizt, doch solche bis vor kurzem noch unvorstellbaren Zellen- und Verdrahtungsdichten lassen sich mit den konventionellen Materialien allein nicht mehr verwirklichen. Bei den immer winzigeren Strukturgeometrien der 100-nm-Generation und darunter stößt die wachsende Schaltungskomplexität an physikalische Barrieren.
Neue Materialien sind kein Allheilmittel
Einen Wechsel des Basismaterials wird es dennoch so bald nicht geben. „Alternative Halbleitermaterialien wie Galliumarsenid oder Silizium/Germanium werden seit mehr als 20 Jahren untersucht, doch obwohl diese Materialien ihre Nischen in gewissen Anwendungen gefunden haben, löst bisher keines die Schwierigkeiten mit der Siliziumtechnologie, ohne dass man sich dabei noch komplexere Probleme einhandelt“, beschreibt Paul Packan von Intel in Hillsboro, Oregon, den Stand der Dinge. Vielmehr setzen die Chiphersteller alles daran, die bewährte Cmos-Technologie trotz der Skalierung in immer kleinere Dimensionen möglichst lange beibehalten zu können.
Cmos-Schaltungen sind grundsätzlich in drei Schichten aufgebaut: Zuoberst dient ein Metall (M) zur Kontaktierung und Verbindung, gefolgt von einer Siliziumdioxid-Lage (O) als Isolator und darunter dem funktionsspezifisch dotierten Silizium (S). Das „Arbeitspferd“ der Schaltungen ist der Mos-Feldeffekt-Transistor (Mosfet), der aus zwei stark dotierten Elektroden besteht, die über einen Kanal der entgegengesetzten Dotierung verbunden sind. Durch eine Oxid-Schicht elektrisch davon isoliert befindet sich darüber als dritte Elektrode das Gate. Die Leitfähigkeit des Kanalgebietes wird durch das auf die Ladungsträger einwirkende elektrische Feld der Gate-Spannung gesteuert: Oberhalb einer bestimmten Schwellenspannung wird der Kanal leitend, und der Transistor schaltet durch. Das C für „complementary“ in Cmos bedeutet lediglich, dass in der Regel zwei Transistoren entgegengesetzten Typs (p-Kanal und n-Kanal) zu einem Schaltungselement kombiniert werden.
Bei der fortschreitenden Verkleinerung des Mosfet fallen zunehmend bislang beherrschte Nebeneffekte ins Gewicht – wie zum Beispiel parasitäre Kapazitäten und Leckströme zwischen den Transistorelektroden und dem Siliziumsubstrat. Dieses Problem ging vor knapp zwei Jahren IBM mit dem SoI-Konzept (Silicon-on-Insulator) an, bei dem die Transistoren auf speziellen Siliziumsubstraten aufgebaut werden. Die SoI-Wafer enthalten eine „vergrabene“ Oxidlage unter dem dünnen, monokristallinen Siliziumfilm an der Oberfläche, die die Transistorzelle von dem darunter liegenden Substrat elektrisch isoliert und verhindert, dass sich parasitäre Ströme der Gate-Steuerung entziehen und unerwünschte Kopplungen zu eng benachbarten Schaltungselementen entstehen.
Im Ergebnis erlaubt die SoI-Technologie etwa 35 % höhere Schaltgeschwindigkeiten oder, bei gleicher Taktrate, einen um ein Drittel geringeren Leistungsverbrauch. Erkauft wird dieser Leistungsgewinn jedoch durch die zusätzlichen Prozessschritte der Implantation von Sauerstoff in das Substrat und anschließender Ausheilung der Defekte in dem darüber liegenden Siliziumfilm. Die damit verbundenen Kosten sind der Grund, dass sich die SoI-Technologie noch nicht zum Mainstream in der Mikroelektronik entwickelte lediglich IBM setzt sie seit der Einführung des Power-PC-750-Prozessors Ende 1998 in kommerziellen Produkten ein.
Weniger umstritten sind hingegen die Ansätze zur Verbesserung der Metallisierung und der Dielektrika. Da jede Verringerung der Abstände und Leiterdimensionen die Kapazitäten und die Widerstände der metallenen Verbindungen auf dem Chip erhöht, sind unerwünschte kapazitive Kopplungen und Übersprechen sowie größere Laufzeiten auf den Signalleitungen die Folge und begrenzen die Taktrate. Die führenden Hersteller sind daher im Begriff, die Aluminiummetallisierung durch Kupfer zu ersetzen, dessen spezifischer Widerstand um 40 % geringer ist. Die parasitären Kapazitäten aber sind hauptsächlich durch die recht hohe dielektrische Konstante der SiO2-Isolationsschicht (k = 3,9-4,2) bestimmt. In allen führenden Instituten wird daher intensiv nach Alternativen mit einem kleineren k-Wert gesucht. „Der Trend zu immer höheren Integrationsdichten und Leistungen“, erklärt Robert Miller vom IBM Almaden Forschungszentrum, „macht den Umstieg von Siliziumdioxid als Isolator auf dem Chip zu Materialien mit niedrigen k-Werten unvermeidlich.“
Aber jedes Substitutionsmaterial muss integrierbar sein, und das bedeutet thermische Stabilität oberhalb von 400°, hohe Spannungsfestigkeit von mehr als 2 MV/cm, lithographische Prozessfähigkeit, geringe Wasserabsorption und thermische Ausdehnung, gute Haftung auf den Substraten und chemische Passivität insbesondere in Bezug auf die empfindlichen metallischen Leiterbahnen. Und schließlich sollte es „migrationsfähig“ sein, damit nicht mit jeder neuen Chipgeneration ein teurer Technologiesprung auf ein anderes Dielektrikum verbunden ist. Bislang sind nur wenige Verbindungen bekannt, die diesen einschneidenden Anforderungen genügen. Ein Kandidat ist Polytetrafluorethylen (Teflon), das einen k-Wert zwischen 1,9 und 2,1 besitzt. Es kann aus einer wässrigen Mikroemulsion durch Spin-Coating aufgeschleudert werden, doch seine thermische Stabilität sowie die Auswirkungen des Bestandteils Fluor auf die metallischen Leiter bei hohen Prozesstemperaturen sind noch ungeklärt.
Die untere Grenze von k = 1, die Dielektrizitätskonstante eines Luftspalts, lässt sich aus nahe liegenden Gründen nicht realisieren. Vielversprechende Ansätze liefert jedoch die Nanotechnologie poröser Materialien, bei denen Lufteinschlüsse die Dielektrizitätskonstante gegenüber dem Vollmaterial herabsetzen sie eröffnet überdies realistische Aussichten, durch die Einstellung der Porendichte den k-Wert kontinuierlich senken zu können und damit der gewünschten Migrationsfähigkeit recht nahe zu kommen. Allerdings ist die kontrollierte Herstellung solcher erstarrten „Nanoschäume“ in ultradünnen Filmen eine ziemliche Herausforderung für Chemiker, Physiker, Materialforscher und Prozessingenieure. „Angesichts der abschreckenden Integrationsprobleme und Kosten, die mit der Einführung eines neuen Dielektrikums verbunden sind“, unterstreicht Miller den FuE-Bedarf, „ist es beunruhigend, dass sich noch kein klarer Weg hinsichtlich der Generationenfolge bei den Dielektrika abzeichnet.“
Dünne Gate-Isolierung fordert hohe Dielektrizitätskonstante
Vergleichbare Unwägbarkeiten kennzeichnen einen weiteren neuralgischen Punkt der Mosfet-Architektur. Mit den schrumpfenden Abmessungen ist auch die SiO2-Isolierung der Gate-Elektrode von dem darunter liegenden Kanal immer dünner geworden. Der heutige Stand der Technik bewegt sich mit Schichtdicken von 2 nm – das sind nur etwa vier Atomlagen – bereits an der physikalischen Grenze unterhalb der Spannungsdurchbrüche und Leckströme aufgrund von Quantentunnel-Effekten. Ein gleich bleibend zuverlässiges Schaltverhalten lässt sich in den dimensionsreduzierten Transistoren nur mit einem verbesserten Gate-Dielektrikum sichern hier kommt es nun gerade darauf an, das Siliziumdioxid durch ein Material mit einem höheren k-Wert zu ersetzen.
Die Situation ähnelt spiegelbildlich jener der „low-k“-Dielektrika. „Es werden viele Materialien untersucht – Zirkonium-, Hafnium- und Yttriumoxid beispielsweise -, aber es gibt bei weitem noch keinen Konsens darüber, welches am besten geeignet ist“, beschreibt Luc van den Hove vom Imec in Löwen die Lage. Klarheit über die „high-k“-Optionen zur Skalierung auf Strukturbreiten unter 100 nm soll daher eine Industriekooperation schaffen, die Europas führendes Forschungsinstitut auf dem Feld der Mikroelektronik kürzlich ins Leben rief. „Wir laden alle interessierten Unternehmen mit Erfahrungen auf diesem Gebiet ein“, so van den Hove, „bei dieser Initiative mitzuwirken.“ RICHARD SIETMANN
Silizium-Scheiben (Wafer) sind das Standardmaterial der Mikroelektronik. Mit neuen Technologien kann dieses Material auch die Anforderungen der nächsten Chip-Generationen meistern.
Transport:
Online-Shopping mit „Emil“
VDI nachrichten, 24. 3. 00 – Ob telefonische Bestellung aus dem Katalog oder Order per Internet: „Speditionen müssen heute immer häufiger Lösungen im Sinne eines One-stop-shoppings bereitstellen können“, erklärt Werner Rudolf. „Mit unserem System Emil“, so der Geschäftsführer der Rudolph Logistik Gruppe, Baunatal, „bieten wir insbesondere Versandhandels-Unternehmen, die Möglichkeit, von der Bestell-Annahme bis zur Warenlieferung sämtliche Vorgänge rund um die Abwicklung von Endkunden-Bestellungen zu realisieren“.
Die „Electronic Merchandising and Internet Logistics“ (Emil) genannte EDV-Komplettlösung kann dabei auf Grund ihrer modularen Erweiterbarkeit entsprechend mit den Anforderungen mitwachsen. Besonderer Clou: Auf Wunsch übernimmt der externe Logistik-Dienstleister vom Webhosting der Kunden-Internetpräsenz über die Lagerung bis hin zu Marketing-Aktivitäten den gesamten Warenvertrieb. CS/Si
Ein Beitrag von:
