Packaging und Test treiben Kosten für Chips

Der anhaltende Trend zur Miniaturisierung führt zu kompletten Systemen auf einem Chip. Damit gehen jedoch Probleme in der Verpackung und im Test einher, die auf der kürzlich stattgefundenen Fachmesse Productronica diskutiert wurden.

Die überaus positive Marktsituation für die Halbleiterhersteller und Ausrüster wird besonders durch die Miniaturisierung der Elektronik getrieben, die damit immer neue Marktsegmente besonders in mobilen Anwendungen erschließt. Vom im Füller integrierten Handy über die interaktive Armbanduhr mit integriertem Fernseher und Netzanschluss bis hin zu so genannten Smart Labels, also intelligenten Verpackungen, die im Supermarkt das lästige Anstellen an der Kasse überflüssig machen, reichen die Visionen. „Die Elektronik wird zahlreiche neue Bereiche für sich erobern können, wir stehen hier erst am Anfang einer langanhaltenden Aufwärtsbewegung. Gleichzeitig steigen auch die Anforderungen an bereits bestehende Produkte. Beispielsweise werden Handys immer leichter, verfügen über mehr Funktionen und sind zudem noch kostengünstiger“, erläutert Herbert Reichl vom Berliner Fraunhofer-Institut IZM.
Diese Dynamik spiegelt sich auch in den aktuellen Marktzahlen wieder: Die Talfahrt bei den Speichern ist aufgehalten, und die Auslastung der Fabs liegt nun durchschnittlich bei 95 %, wie Analystin Elisabeth Schuhmann vom Fachverband Semi mitteilte. Speicherchips (Drams) würden knapp bleiben und im kommenden Jahr dürfte ein starker Nachfrageüberhang entstehen. „Wir erwarten einen Anstieg des weltweiten Halbleiterumsatzes um 15 %, von 144 Mrd. Dollar in 1999 auf 176 Mrd. Dollar im Jahr 2000, in den darauf folgenden Jahren rechnen wir mit einem Plus von 20 %. Und auch bei den Fertigungsausrüstungen für die Halbleiterindustrie sehen wir überdurchschnittliche Wachstumsperspektiven, von 29 Mrd. Dollar in 2000 auf 43 Mrd. Dollar im Jahr 2002.“
Für die Fertigung entsehen durch den Trend zur Miniaturisierung jedoch neue Probleme, besonders in der Verpackungstechnik. Hier heißt das aktuelle Schlagwort „Chip Scale Packaging“ (CSP), was man als Gehäuse in Chipgröße übersetzen kann. Hier ist besonders die Verbindungstechnik gefordert, denn für die vielen Anschlüsse steht nun nur noch die Chipfläche zur Verfügung. Konzepte wie BGA (Ball Grid Array) – kleine Lötpunkte auf der Unterseite des Chip-Gehäuses – dürften in Zukunft die einzige Alternative für CSP-Verpackungstechnik sein. „BGA gehört die Zukunft, besonders bei mehr als 200 Anschlüssen, und diese Technik führt automatisch zu Systemen auf einem Chip. Damit entwickelt sich jedoch auch die Testbarkeit zu einem kritischen Punkt“, stellt Gene Gretchen, Fertigungsleiter bei ST Microelectronics, fest. Ein Teil der Anschlüsse würde gar nicht für Ein-/Ausgaben benötigt, sondern sei nur für den Zugriff auf bestimmte Funktionsgruppen zu Testzwecken erforderlich. Der Aufwand für das Testen allein erreiche oder übersteige den der Verpackung, und damit könne man nicht länger leben, denn der Ansatz zu System on Chip (SOC) werde dadurch konterkariert. „Irgendwann ist ein umfassender Test wirtschaftlich nicht mehr vertretbar. Wir mussten schon öfters die Erfahrung machen, dass für den Endkunden eine Systemlösung auf einem Chip aus diesem Grunde unattraktiv war.“ Wichtig sei daher eine engere Zusammenarbeit zwischen Halbleiterentwicklern, den Herstellern von Testsystemen und den Gehäusespezialisten, um zu Halbleitersystemen in einem akzeptablen Kosten- und Zeitrahmen zu kommen.
Die Verpackung von Chips ist seit einigen Jahren nicht mehr die Domäne südostasiatischer Länder, denn deren Arbeitskostenvorteil ist geschrumpft: „Die Kosten liegen heute in den Materialien und den Geräten, die reinen Arbeitskosten schlagen in unserem Modell mit nur noch 8 % zu Buche“, unterstreicht Steve Lerner, CEO der belgischen Gehäuse-Foundry CS2. „Der Ansatz der SOC bedingt eine enge Kooperation mit dem Hersteller des Siliziums und mit Testspezialisten. Auch in unserer Industrie sollten Subunternehmer direkt in den Werken der Halbleiterunternehmen tätig werden, wie das in der Automobilindustrie schon lange üblich ist.“ Kleinere Strukturen sorgen für immer mehr Anschluss-Pins Bei Produkten für die Unterhaltungselektronik liegt das Hauptaugenmerk bei niedrigen Kosten und hoher mechanischer Stabilität gegen Schock und Stoß. Für den Einsatz in der Automobilindustrie bestimmen die Umwelteinflüsse, wie Feuchte, Salznebel, hohe Einsatztemperatur die Anforderungen an das Packaging, zusätzlich wird eine hohe Zuverlässigkeit sowie häufig ein angepasstes Gewicht und eine definierte Größe gefordert. Chips für Workstations, Server und Supercomputer stellen die höchsten Anforderungen an die Verdrahtungsdichte, Größe, Gewicht, Signalübertragung und Leistungsdichte. Allen Einsatzgebieten gemeinsam ist die Forderung nach kleineren, leichteren Packages mit hoher elektrischer Leistungsfähigkeit und niedrigen Kosten. Auf der anderen Seite bestimmt die Halbleitertechnologie die Anforderungen an ein Packaging. Mit den sinkenden Strukturbreiten verringert sich auch die Größe der Anschlusspunkte und erhöht sich die Anzahl der Ein-/Ausgabe-Pins. Gleichzeitig werden ICs immer komplexer, die Taktfrequenz steigt und die Chipgröße nimmt zu. Diesen Randbedingungen muss eine angepasste Verpackung entsprechen, d. h. hohe Anschlusszahlen, kurze Leitungswege und gute Wärmeabfuhr sind gefordert.
Das bringt noch andere, weniger angenehme Aspekte mit sich. „Die nicht mehr vorhandene Standardisierung von Gehäusen entwickelt sich zu einem ernsten Problem für die Hersteller von Testsystemen und Handhabungsmaschinen“, konzediert Gerhard Kessler von Advancetest. Pascal Bondé von Agilent plädiert für modulare Testsysteme, die sich den unterschiedlichen Anforderungen sowohl von der Hardware als auch von der Software leicht anpassen lassen. Und durch Wiederverwendung von Zellen, beispielsweise Speichern, Prozessorkernen oder Ein-/Ausgaben auf einem SOC werde sowohl die Komplexität als auch der Aufwand beim Testen reduziert. ACHIM SCHARF
PC in der Streichholzschachtel: Komplexe Chips in kompakten Gehäusen machen diese Entwicklung der Firma Sorcus möglich. Doch der Test dieser Komponenten wird für die Chiphersteller zunehmend zum Kostenproblem.