Nanostrukturen treiben Kosten
Die Lithografiemasken. Doch für Nanochips sind derzeit auch wieder maskenlose Belichtungsverfahren in der Diskussion.
Auf dem Weg zu immer kleineren Chipstrukturen hilft manchmal nur schiere Größe: Die Investitionen, die Halbleiterunternehmen auf der Jagd nach immer kleineren Transistoren vornehmen müssen, übersteigen längst die Möglichkeiten auch der Großen. Beispiel: Eines der kritischen Elemente bei der Massenfertigung von Chips sind die Fotomasken. Und hier haben sich drei der großen Player in Europa zusammengetan, um die Maskentechnik für künftige Nanometer-Chips zu entwickeln. „Das Advanced Mask Technology Center“, so einer der Geschäftsführer, Markus Dilger, vergangene Woche auf der Jahrestagung Halbleiter-Industrie des Handelsblatts in Berlin, „wurde von AMD, Infineon und Dupont gegründet und stellt allen drei Unternehmen sowie dem Markt die neueste Maskentechnologie zur Verfügung.“ Auch in Taiwan und den USA würden laut Dilger mit z.T. großer Unterstützung durch staatliche Mittel intensiv an neuen Belichtungsverfahren für die Nano-Chips gearbeitet.
Es geht darum, die Maskentechnologie und damit eng verzahnt die Lithografie fit für Strukturen weit unter 100 nm zu machen. Das Problem beschreibt Dilger an der jüngsten Historie: Erstmals um 1993 unterschritt die Strukturgröße, die auf den Chips zu belichten war, die Wellenlänge des zur Belichtung verwendeten Lichts. Mit fortschreitender Miniaturisierung wurde diese Grenze trotz neuer, kurzwelligerer Lichtquellen immer deutlicher unterschritten. Die Folge: „Die Masken sind aufgrund der optischen Korrekturverfahren immer komplizierter und teurer geworden.“ Gemeint sind Verfahren wie die „optical-proximity-correction“ (OPC) oder Phase-Shift-Masks, die eine Abbildung der Strukturen überhaupt erst ermöglichen. Damit reicht die Spanne der Kosten bei einer Einzelmaske von rund 1000 $ bis hin zu 200 000 $, was laut Dilger bei 20 bis 40 Masken pro Chip je nach Technologie Gesamtkosten von 30 000 $ bis hin zu 2 Mio. $ verursacht.
Den Befreiungsschlag erhoffen sich die Chipmacher nun vom nächsten Sprung: der Einführung der extremen UV-Belichtung, kurz EUV. Dort wird laut Dilger mit Wellenlängen von 13,8 nm belichtet, was allerdings eine komplett neue Gestaltung der Lithografiegeräte erfordert. Statt transmissiver sind nun reflexive Optiken erforderlich, die Lithografie muss im Vakuum erfolgen und auch die Masken sind nicht mehr „Dias“ des Chipentwurfs, sondern gleichen strukturierten Spiegeln.
Billiger wird diese Form der Belichtung wohl kaum. Da wundert es nicht, dass mit dem Start-up-Unternehmen Mapper Lithography eine Form der Chipbelichtung wieder ins Gespräch kommt, die bereits seit vielen Jahren in der Kleinserienproduktion genutzt wird: die direktschreibende Elektronenstrahllithografie. Boudewijn Baud, CEO des aus der Universität von Delft hervorgegangenen Unternehmens: „Bei 45 nm Strukturgröße kostet ein Maskensatz schnell 10 Mio. $, das rentiert sich dann nur noch bei sehr großen Stückzahlen.“ Doch Bauds Firma hat sich ehrgeizige Ziele gesetzt: mit einem für die Serienproduktion geeigneten hohen Durchsatz die Strukturen direkt auf den Chip zu belichten. Baud nennt das „Desktop-Lithografie“ in Anlehnung an das Desktop-Publishing.
Mapper arbeitet dabei nicht mit einzelnen Elektronenstrahlen, sondern mit einem Bündel aus 13 000 streng parallelen Strahlen, die in einem Scanverfahren zeilenweise über den Wafer geführt werden und die Strukturen „schreiben“. Die Machbarkeit der entsprechenden elektrostatischen Linsensysteme ist laut Baud bereits nachgewiesen und auch die Genauigkeit der Fokussierung sieht er gegeben.
Geplant sind kleine Lithografiegeräte, die rund 10 Wafer pro Stunde belichten können und das laut Baud bis hin zu Strukturgrößen von 22 nm auf 300-mm-Wafern. Baud weiß, dass er noch einen weiten Weg vor sich hat, bis das Verfahren serienreif ist, aber er ist sicher: „Wir haben das einzige Direktbelichtungsverfahren, dass mit den Vorgaben der Halbleiter-Roadmap kompatibel ist.“ JENS D. BILLERBECK
Ein Beitrag von:
