26.02.2014, 12:00 Uhr | 0 |

Portrait: Solvertec Automatisierte Fehler-Analyse für Mikrochips

Die Suche nach Fehlern auf Chips kostet Hersteller ein Vermögen. Darum haben sich automatisierte Prüfverfahren etabliert. Das Start-up Solvertec will hier mitmischen. Die Bremer haben ein Verfahren am Start, das Entwurfsfehler sehr schnell lokalisiert und Lösungswege aufzeigt. Nun suchen sie Kapital, um in die USA expandieren zu können.

solvertec
Á

Das Solvertec-Team: Jan Wessel, Daniel Große und André Sülflow

Foto: Solvertec

Je komplexer die Technik, desto mehr sind Laien zum Verständnis auf alltagsnahe Vergleiche angewiesen. Daniel Große, Geschäftsführer und Mitgründer der Solvertec GmbH, weiß das nach einem Jahrzehnt Erfahrung im Bereich Debugging. Darum holt er aus, um jenes automatisierte Prüfverfahren für Mikrochips zu erklären, mit dem er und seine Mitgründer André Sülflow und Jan Wessels sich 2013 selbstständig gemacht haben.

 

„Stellen Sie sich einen Chip als Ampelschaltung an einer komplexen Kreuzung vor. Wenn alle Ampeln auf Grün umschalten, weil zufällig im gleichen Augenblick zwei Fußgänger an verschiedenen Stellen drücken und ein Auto auf einer Nebenstraße die Sensorschleife überfährt, dann liegt offensichtlich ein unentdeckter Schaltungsfehler vor“, erläutert er. Die Folgen können bei versagenden Chips verheerend sein – teuer sind sie auf jeden Fall. Aber Große will auf etwas Anderes hinaus. „Wenn die Ampeln alle auf Grün stehen, wissen Sie, dass ein Fehler vorliegt. Aber sie wissen dadurch noch lange nicht, wo genau in der Schaltung Sie die Ursache für diesen Fehler finden und wie er sich beheben lässt“, stellt er klar.

 

Genau diese exakte Lokalisation und Analyse verspricht das Spin-off der Uni Bremen seinen Kunden. „Bisherige Verfahren im Bereich der Electronic Design Automation (EDA) erkennen, dass ein Chipentwurf fehlerhaft ist. Von dieser Feststellung ist es ein weiter Weg bis zum Beheben der Fehler“, sagt Große. Etwa ein Drittel des Entwicklungsaufwandes von Chips mache das Beheben von Entwurfsfehlern aus. Das Aufspüren der Fehlerquelle koste Hersteller viele Mann-Tage. Geht ein fehlerhafter Chip in Serie, werde es aber erst recht teuer: „Intel hat eine einzige Rückrufaktion 475 Mio. $ gekostet“, berichtet der Experte.

 

Die Bremer setzen mit ihrem Verfahren in der frühen Designphase, der sogenannten Register-Transfer-Ebene digitaler Chips an. Ihr Tool knüpft an die Simulation der Schaltungsentwürfe an. Zunächst prüfen Verifikationstools, ob auf alle erdenklichen Eingaben hin hinten herauskommt, was herauskommen soll. Wenn nicht, folgt die solvertec-Software dem Entscheidungsbaum des Chip-Programms rückwärts und spürt die Ursachen der Programmierfehler auf.

 

„Wir haben während unserer Forschung gemerkt, dass unser Verfahren das Potenzial für eine Gründung hat“, berichtet Große. Um einen Businessplan auszuarbeiten und den Proof-of-Concept vorzubereiten, bewarben sie sich im Exist-Forschungstransfer-Programm. In dieser Phase stieß Wessels zum Team. Er hatte am benachbarten Lehrstuhl für Unternehmensgründung der Bremer Uni geforscht und ohnehin damit geliebäugelt, seine Erkenntnisse in unternehmerische Praxis zu übersetzen. Parallel hatte er sich mit Gründen für das Scheitern von Start-ups befasst.

 

„Bei uns stimmt die Chemie glücklicherweise, und wir haben eine sehr offene und direkte Kommunikationskultur“, freut sich Wessels. Mittlerweile hat das Team beide Phasen des Exist-Programms durchlaufen. Der Proof-of-Concept ist geschafft. Die automatisierte Lösung „Debug!t“ der Bremer hat dafür in weniger als zehn Minuten die Fehlerursachen im Chip-Entwurf eines mittelständischen Partners aufgespürt, an dem dessen Entwickler zuvor acht Mann-Tage zu knacken hatten.

 

Neben der Technik ist auch die Organisation des jungen Unternehmens weitergekommen. Früh stieß ein Business Angel zu den Gründern. Jüngst haben sie zudem eine stille Beteiligung der Bremer Aufbau-Bank sowie Wirtschaftsfördermittel der Hansestadt erhalten.

 

Darauf ruhen sich die Gründer nicht aus. „Um unser Verfahren in Partnerprojekten zur Marktreife zu bringen und neben unserer bisherigen Lösung für VHDL eine Version für die insbesondere in den USA verbreitete Hardwarebeschreibungssprache Verilog zu entwickeln, brauchen wir weiteres Kapital“, erklärt Wessels. Dem Team schwebt ein geringer siebenstelliger Betrag vor, mit dem es die formulierten Ziele bis Mitte 2015 verwirklichen möchte. Vieles davon in Eigenarbeit, teils per Outsourcing, um die Entwicklung zu vertretbaren Kosten zu beschleunigen.

 

Vorteil für potenzielle Investoren sind die relativ klaren Optionen für den Exit. „Den EDA-Markt machen im Grunde drei große US-Unternehmen unter sich aus“, erklärt Große. Diese kaufen regelmäßig innovative Start-ups und deren Tools auf. Weil die Bremer sich dieses Ökosystems bewusst sind, haben sie frühzeitig Fäden in den USA gespannt. Gerade war ein erfahrener Unternehmer aus der EDA-Szene im Silicon Valley bei ihnen zu Gast. Als Coach und als wichtiger Knoten ihres Netzwerks. Die Gründer wissen, dass die Zukunftsmusik auch für ihr Start-up in den Staaten spielt.

Anzeige
Von pt | Präsentiert von VDI Logo
Zur StartseiteZur Startseite
kommentare

Aktuell wurden noch keine Kommentare zu diesem Artikel abgegeben. Loggen Sie ich ein oder melden Sie sich neu an, wenn Sie noch keine Zugangsdaten haben
> Zum Login     > Neu anmelden